PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-302444

(43) Date of publication of application: 26.10.1992

(51)Int.CI.

H01L 21/60

(21)Application number: 03-067045

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.03.1991


(72)Inventor: KOGA YASUTAKA

(54) MOUNTING METHOD OF SEMICONDUCTOR ELEMENT

(57) Abstract:

PURPOSE: To harden an anisotropically conductive film and to mount a plurality of semiconductor elements on a substrate by a method wherein, after the plurality of semiconductor elements have been bonded temporarily on the substrate via the anisotropically conductive film, the plurality of semiconductor elements are heated and pressurized collectively.

CONSTITUTION: A suction nozzle 23 on one side protrudes to the downward direction; a bump 3 on a semiconductor element 1 is brought into contact with an anisotropically conductive film 7 which has been pasted on an interconnection pattern 6; and suction power is released. Then, since the surface of the anisotropically conductive film 7 is provided with adhesive power, the semiconductor element 1 is bonded temporarily to a substrate 5. The substrate 5 which has finished its temporarily bonding process is conveyed to a bonding stage 11 by using a substrate conveyance device 12; it is positioned. A bonding head 25 is driven downward in a



state that the temperature at its lower-end part is kept at 190° C; it presses many semiconductor elements 1,... in the direction of the substrate 5 at a definite pressure. The anisotropically conductive film 7 is hardened in a state that the bump 3 and the wiring pattern 6 are connected electrically. Thereby, the operating process of the title mounting method is simplified, and the throughput of the mounting method can be increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-302444

(43)公開日 平成4年(1992)10月26日

(51) Int.Cl.⁵ H 0 1 L 21/60 識別記号 庁内整理番号 3 1 1 S 6918-4M

FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-67045

(22)出願日

平成3年(1991)3月29日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 古賀 康隆

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 半導体素子の実装方法

(57) 【要約】

【構成】 複数個の半導体素子1…をパンプが形成された面を下方に向けた状態で、異方性導電膜7を介して上記基板5の所定の位置に仮付けする仮付けステージ10と、上記複数個の半導体素子1…を一括的に加圧しかつ加熱することで上記半導体素子1のパンプと基板5の配線パターン6とを電気的に接続させるフリップチップ方式のポンディングを行うポンディングステージ11とを有する。

【効果】 複数の半導体素子について異方性導電膜を硬化させる作業が一回ですむので、作業工程が簡略化されると共に、実装のスループットを高めることができるという効果がある。



1

【特許請求の範囲】

【請求項1】 バンブを有する半導体素子を配線パターンが形成された基板に熱硬化性の異方性導電膜を介してポンディングする半導体素子の実装方法において、複数個の半導体素子を異方性導電膜を介して上記基板の所定の位置に仮付けする仮付け工程と、上記複数個の半導体素子を上記基板に一括的に加圧しかつ加熱することで上記半導体素子のパンプと基板の配線パターンとを電気的に接続させるポンディング工程とを有することを特徴とする半導体素子の実装方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は例えば、半導体素子をフ リップチップ方式でポンディングする半導体素子の実装 方法に関する。

[0002]

【従来の技術】近年、液晶モジュールや感熱印字ヘッド、および、メモリカードのように半導体素子 (I Cや L S I 等)を複数個用いるデバイスが増加している。そして、これらにおいては、いずれの場合も複数個の半導 20 体素子を高密度でかつ薄型に基板に実装する必要がある。

【0003】このような条件を満足する半導体素子の実装方式には、異方性導電膜を用いて半導体素子の電極と基板の配線パターンとを直接的に接続するフリップチップ方式がある。

【0004】このフリップチップ方式を図2を参照して 説明する。半導体素子1の素子形成面1a上に設けられ た複数の電極パッド2…には、パンプ3(金属突起もし くは突起電極)がそれぞれ形成される。さらに、この半 30 導体素子1は素子形成面1aを下方に向けた状態でポン ディングヘッド4の加圧面4aに保持され、基板5の素 子搭載面5aに向かい合わせられる。この素子搭載面5 aには上記パンプ3と接合させられる配線パターン6が 形成されている。

【0005】上記配線パターン6上には異方性導電膜7があらかじめ貼付されている。この異方性導電膜は微細な導電粒子8…を均一に分散させたフィルム状の熱硬化性の接着剤である。

【0006】上記半導体素子1のパンプ3と上記基板5の配線パターン6とが位置合わせされたのち、この半導体素子1が上記ポンディングヘッド4によって加熱され、上記異方性導電膜7を介在させて上記基板5の配線パターン6に加圧される。

【0007】上記半導体素子1のバンプ3の形成された部位には段差があるので、上記異方性導電膜7のうち上記配線パターン6とパンプ3とに押し潰された部分は複数の導電粒子8…が互いに密着して電気的に接続される。それ以外の部分は複数の導電粒子8…が互いに接触するということがないので電気的に絶縁状態とカスニ

のことによって対向する上記半導体素子1のパンプ3と 配線パターン6だけが電気的に接続されるのである。

[0008]

【発明が解決しようとする課題】ところで、従来のフリップチップ方式の実装は、一枚の基板5に多数個の半導体素子1…を実装する場合においても、一つ一つの半導体素子1年に上記異方性導電膜7を硬化させていた。

【0009】しかし、上記異方性導電膜7を硬化させるためには、一般に30秒以上の加圧、加熱を行わなければならない。このため、一つの基板5上に数十個の半導体素子1…を実装する場合には、スループットが高められないということがあった。

【0010】この発明はこのような事情に鑑みて成されたもので、多数個の半導体素子を基板に高密度に実装する場合において、実装のスループットが高い半導体素子の実装方法を提供することを目的とするものである。

[0011]

【課題を解決するための手段】この発明は、パンプを有する半導体素子を配線パターンが形成された基板に熱硬化性の異方性導電膜を介してポンディングする半導体素子の実装方法において、複数個の半導体素子を異方性導電膜を介して上記基板の所定の位置に仮付けする仮付け工程と、上記複数個の半導体素子を上記基板に一括的に加圧しかつ加熱することで上記半導体素子のパンプと基板の配線パターンとを電気的に接続させるポンディング工程とを有することを特徴とする。

[0012]

【作用】このような構成によれば、基板に複数個の半導体素子を異方性導電膜を介して仮付けした後に、これら複数の半導体素子を一括的に加熱加圧することにより、 異方性導電膜を硬化させる。このことで複数の半導体素子を基板上に一括的に実装することができる。

[0013]

【実施例】以下、この発明の一実施例を図1を参照して 説明する。なお、従来例と同一の構成要素には同じ符号 を付して説明を省略する。

【0014】この発明の実装方法が適用されるポンディング装置は、仮付け工程を行う仮付けステージ10とポンディング工程を行うポンディングステージ11とを有する。

【0015】図中12は基板搬送装置である。この基板搬送装置12は、上面を載置面とするテーブル13を有し、このテーブル13の載置面には基板5が素子搭載面5aを上方に向けた状態で保持される。そして、基板搬送装置12は、仮付けステージ10およびボンディングステージ11において、基板5をXY方向に位置決め駆動すると共に、この基板5を仮付けステージ10からボンディングステージ11へと搬送する。

る。それ以外の部分は複数の導電粒子8…が互いに接触 【0016】上記テーブル13に載置される基板5の素 するということがないので電気的に絶縁状態となる。こ *50* 子搭載面5aには上記半導体素子1のバンプ3(図2に 3

示す)と接続される多数の配線パターン6が形成されている。そしてこれらの配線パターン6上にはあらかじめ 異方性導電膜7が貼付されている。

【0017】上記仮付けステージ10の上方には素子供給装置14が設けられている。この素子供給装置14は、複数個の半導体素子1…を収納したトレイ15を位置決め駆動する供給テーブル16と、上記半導体素子1をトレイ15から取り出して所定の位置Aに供給するピックアップノズル17を有する。

【0018】上記ピックアップノズルは基端部17aを 10 中心として水平方向に回動自在に設けられていて、先端 部17bに半導体素子1を真空吸着した後に回動駆動さ れることで、この半導体素子1を後述する吸着ノズル2 3が位置決めされる位置Aに搬送する。

【0019】また、上記トレイ15に収納された複数個の半導体素子1は、それぞれ、パンプ3が形成された素子形成面を上方に向けた状態で載置されていて、この状態で上記ピックアップノズルに吸着保持されて位置Aに供給される。

【0020】上記位置Aの下方には、半導体素子1を反 20 転させ、素子形成面を下方に向けさせる反転装置19が設けられている。この反転装置19はアーム状の回転体20を有する。この回転体20は長手方向中途部を水平軸21によって枢支され、長手方向が垂直になるように180度ずつステップ式に回転駆動されるようになっている。(図に矢印イで示す)

【0021】さらに、上記回転体20の長手方向両端には、回転体20の長手方向外方に突出自在なる一対の吸着ノズル23、23が設けられている。すなわち、これらの吸着ノズル23、23は上記水平軸21に対して点 30対称に設けられていて、上記一方の吸着ノズル23が上方に位置し上記位置Aに対向しているときには、他方の吸着ノズル23は下方に位置して基板5と対向するようになっている。

【0022】位置Aにおいて、上記ピックアップノズル 17によって、一方の吸着ノズル23に半導体素子1が その素子形成面を上方に向けた状態で受け渡されると、 上記反転装置19は矢印イで示すように180度ステッ プ式に回動駆動され、半導体素子1の素子形成面を下方 に向けた状態に反転させる。このことで上記半導体素子 40 1の素子形成面は基板5と向かいあわせられる。

【0023】半導体素子1がその素子形成面を下方に向けた状態で位置決めされたならば、上記基板5はXY方向に駆動され、上記半導体素子1のバンプ3とそのバンプ3が接合される配線バターン6とが対向位置決される。

【0024】そして、上記一方の吸着ノズル23は下方向に突出駆動され、上記半導体素子1のパンプ3を上記配線パターン6に貼付された異方性導電膜7に当接させる。この状態で吸引力を解除すると、上記異方性導電膜50

7の上面は粘着力を有するので上記半導体素子1は基板 5に仮付けされる。

【0025】一方、上述の動作と並行して、上記ピックアップノズル17は、次に装着される半導体素子1を位置Aに供給する。この半導体素子1は他方の吸着ノズル23によって吸着保持され、上述の一方の吸着ノズル23と同じ動作を行うことで、その半導体素子1を上記基板5上の別の位置に装着する。

【0026】一方の吸着ノズル23と他方の吸着ノズル23がこのような動作を交互に繰り返すことで、上記基板5には多数個の半導体素子1…が異方性導電膜7を介して順次仮付けされる。このことで仮付け工程が終了する。仮付け工程を終えた基板5は基板搬送装置12によってポンディングステージ11に搬送され、所定の位置に位置決めされる。

【0027】このポンディングステージ11の上方には、基板5に仮付けされた複数個の半導体素子1…を一括的にポンディングするポンディングヘッド25が上下移動自在に設けられている。このポンディングヘッド25の下端面は、平坦に形成され、複数個の半導体素子1…を一度にポンディングすることができる大きさの加圧面25aとなっている。

【0028】さらに、このボンディングヘッド25の下端部内にはこのボンディングヘッドを加熱する加熱ヒータ27が埋設されている。この加熱ヒータ27は制御部28に接続され、この制御部28の出力信号によって作動するようになっている。

【0029】また、上記ポンディングヘッド25の下端 部にはこのポンディングヘッド25の温度を測定する温 度センサ29が設けられている。この温度センサ29は 温度検知部30に接続され、上記ポンディングヘッド2 5内の温度が検知される。そして、この温度検知信号は 上記制御部28に入力されるようになっている。

【0030】すなわち、上記制御部28は、上記温度検知部30から検知信号が入力されると、その検知信号に基づいて上記加熱ヒータ27を作動させる。このことにより加熱ヒータ27は上記ポンディングヘッド25の下端部の温度を上記異方性導電膜7を硬化させるのに最適な温度、例えば190度に加熱保温する。

【0031】上記ポンディングヘッド25は下端部の温度を190度に保った状態で、下方に駆動され、上記多数個の半導体素子1…を上記基板5の方向に一定の圧力で押し付ける。そして、異方性導電膜7が硬化するのに必要な時間、例えば30秒間この状態を保つ。このことで上記異方性導電膜7は上記パンプ3と配線パターン6とを電気的に接続した状態で硬化する。

【0032】30秒経過したならば、上記加熱ヒータ27による加熱は停止され、上記基板5および半導体素子1…は自然冷却される。この間、上記ポンディングヘッド25は上記半導体素子1…を上記基板5に押し付けた

5

状態を保っている。上記ポンディングヘッド25の温度が約100度以下に下がったならば、ポンディングヘッド25は上昇駆動される。このことで、一つの基板に対する多数個の半導体素子1…を一括的にポンディングするポンディング工程が終了する。

【0033】このような構成によれば、異方性導電膜7の硬化を一つ一つの半導体素子1について行うのではなく、多数個の半導体素子1…を基板5に一旦仮付けした後に、一括的に硬化させるようにしたので、ポンディン*

せるようにしたので、ボンディン* 従来技術では、 T= (a×4) +b+c+ (d×4) + (e×4) + (30×4)

本発明では、

 $T = (a \times 4) + (b \times 2) + (c \times 2) + (d \times 4) + (e \times 6) + 30$

その差は、

 $90 - (b+c) - 2 \times e$ (19)

である。仮にb、cが共に5秒、eが1秒であるとすると、

 $90 - (5+5) - 2 \times 1 = 78 \quad (29)$

本発明の方が従来の技術に比較して78秒も早いという ことになる。

【0035】これを一つの半導体素子についてみれば、78/4=19.5(秒)となる。このことより、従来に比べ本発明の半導体素子の実装方法はスループットがかなり高いといえる。

【0036】また、上述のような構成によれば、加熱により異方性導電膜7を硬化させたのちに、ボンディングヘッド25を直ぐに上昇駆動するのではなく、上記半導体素子1および基板5の温度が所定の温度(100度以下)に低下するまで加圧状態を保つようにしたので、冷却により基板5と半導体素子1の収縮量に差が生じて異方性導電膜7内に残留応力が発生しても、この残留応力によって上記半導体素子1が基板5から浮き上がるのを防止することができる。このことにより、バンブ3と配線パターン6が離間して導電不良が生じることを有効に防止することができる。なお、この発明は上記一実施例に限定されるものではなく、発明の要旨を変更しない範囲で種々変形可能である。例えば、上記仮付けステージ10とボンディングステージ11は一台の装置に組み込まれていても良いし、別々の装置に設けられていても良い。

【0037】また、上記一実施例においては、異方性導 40 電膜7を硬化させた後に、一定時間加圧状態を保持する ようにしたが、異方性導電膜7を硬化させた後に直ぐに ポンディングヘッド25を上昇させ、加圧状態を解除す るようにしても良い。

【0038】また、上配異方性導電膜7の硬化温度は190度としたがこれは異方性導電膜7の特性により変化するものである。また、この硬化時間も上記一実施例においては30秒としたが、この硬化時間も異方性導電膜

7の特性によって変化するものであり、例えば60秒としても良い。

*グ時間が短縮される。例えば、一つの基板に4つの I C

従来例と比較してみると以下のようになる。

とすると、ポンディング時間Tは、

(半導体素子1) を実装する場合のポンディング時間を

【0034】例えば、ICの搬送時間をa秒、基板の口

ード時間をb秒、アンロード時間をc秒、ICの位置合

わせ時間をd秒、ポンディングヘッドの上下動作時間を

e 秒とする。そして、異方性導電膜の硬化時間が30秒

【0039】さらに、上記一実施例においては加圧状態を解除する温度を100度以下としたが、これは、その時の外気の温度および基板5の余熱温度によって変更される。

【0040】また、上記一実施例においては、半導体素 20 子1を基板5に仮付けするのに反転装置19を用いた が、このような反転装置19に限定されるものではな く、要は半導体素子1を素子搭載面を下方に向けた状態 で基板5に仮付けできる構成の装置であれば良い。

【0041】さらに、上記一実施例においては、複数の 半導体素子を一つ一つ反転させる反転装置19を用いた が、すべての半導体素子を一度に反転させ、上記基板に 一括的に仮付けするような反転装置を用いても良い。

[0042]

【発明の効果】以上説明したように、この発明の半導体素子の実装方法は、複数個の半導体素子を上記基板の所定の位置に異方性導電膜を介して仮付けした後に、上記複数個の半導体素子を上記基板に一括的に加圧しかつ加熱することで上記半導体素子のパンプと基板の配線パターンとを電気的に接続させる。

【0043】このような構成によれば、複数の半導体素子について異方性導電膜を硬化させる作業が一回ですむので、作業工程が簡略化されると共に、実装のスループットを高めることができる。

【図面の簡単な説明】


7 【図1】この発明の一実施例を示す概略構成図。

【図2】異方性導電膜を用いた一般的なフリップチップ 方式の実装構造を示す側断面図。

【符号の説明】

1…半導体素子、5…基板、6…配線パターン、7…異 方性導電膜、10…仮付けステージ、11…ポンディン グステージ、19…反転装置、25…ポンディングへッ ド、27…加熱ヒータ。

【図1】



【図2】

